MICROCHIP Viterbi Decoder Brugervejledning

MICROCHIP Viterbi dekoder

Specifikationer

• Algoritme: Viterbi dekoder
• Input: 3-bit eller 4-bit blødt eller hårdt input
• Afkodningsmetode: Maksimal sandsynlighed
• Implementering: Seriel og parallel
• Ansøgninger: Mobiltelefoner, satellitkommunikation, digitalt tv

Produktbrugsvejledning

Den serielle Viterbi-dekoder behandler inputbits individuelt på en sekventiel måde. Følg disse trin for at bruge den serielle dekoder:

• Giv input-bits sekventielt til dekoderen.
• Dekoderen vil opdatere sti-metrikker og træffe beslutninger for hver bit.
• Forstå, at den serielle dekoder kan være langsommere, men tilbyder reduceret kompleksitet og lavere ressourceforbrug.
• Brug seriel dekoder til applikationer, der prioriterer størrelse, strømforbrug og omkostninger frem for hastighed.
• Parallel Viterbi-dekoderen behandler flere bits samtidigt. Sådan bruger du den parallelle dekoder:
• Giver samtidig flere bits som input til dekoderen til parallel behandling.
• Dekoderen opdaterer forskellige sti-metrikker parallelt, hvilket resulterer i hurtigere behandling.
• Bemærk, at Parallel Decoder tilbyder høj gennemstrømning på bekostning af øget kompleksitet og ressourceforbrug.
• Vælg den parallelle dekoder til applikationer, der kræver hurtig behandling og høj gennemstrømning, såsom realtidskommunikationssystemer.

FAQ

Indledning

Viterbi-dekoderen er en algoritme, der bruges i digitale kommunikationssystemer til at afkode foldningskoder. Konvolutionskoder er fejlkorrigerende koder, der er meget udbredt i kommunikationssystemer for at beskytte mod fejl introduceret under transmission.
Viterbi-dekoderen identificerer den mest sandsynlige sekvens af transmitterede bit baseret på det modtagne signal ved at bruge Viterbi-algoritmen, en dynamisk programmeringstilgang. Denne algoritme betragter alle potentielle kodestier for at beregne den mest sandsynlige bitsekvens baseret på det modtagne signal. Den vælger derefter stien med størst sandsynlighed.
Viterbi-dekoderen er en maksimal sandsynligheds-dekoder, som minimerer sandsynligheden for fejl ved afkodning af det modtagne signal og er implementeret i seriel, optager et lille område, og i parallel for højere gennemstrømning. Det er meget udbredt i moderne kommunikationssystemer, herunder mobiltelefoner, satellitkommunikation og digitalt tv. Denne IP accepterer 3-bit eller 4-bit blød eller hård input.
Viterbi-algoritmen kan implementeres ved hjælp af to hovedtilgange: Seriel og Parallel. Hver tilgang har forskellige karakteristika og anvendelser, som er skitseret som følger.
Seriel Viterbi-dekoder
Seriel Viterbi-dekoder behandler inputbits individuelt, opdaterer sekventielt stimetrikker og træffer beslutninger for hver bit. På grund af dens serielle behandling har den dog en tendens til at være langsommere sammenlignet med dens parallelle modstykke. Seriel dekoder kræver 69 clock-cyklusser for at generere et output på grund af dens sekventielle opdatering af alle mulige tilstandsmetrikker og nødvendigheden af ​​at spore tilbage gennem trellis for hver bit, hvilket resulterer i forlænget behandlingstid.
AdvanentagBrugen af ​​en seriel dekoder ligger i dens typisk reducerede kompleksitet og lavere hardwareressourceforbrug sammenlignet med en parallel dekoder. Dette gør den til en fordeltagen mulighed for applikationer, hvor størrelse, strømforbrug og omkostninger er mere kritiske end hastighed.
Parallel Viterbi dekoder
Parallel Viterbi Decoder er designet til at behandle flere bits samtidigt. Dette opnås ved at anvende parallelle behandlingsmetoder til samtidig at opdatere forskellige sti-metrikker. En sådan parallelitet resulterer i en betydelig reduktion i antallet af clock-cyklusser, der er nødvendige for at generere et output, som er 8 clock-cyklusser.
Hastigheden af ​​den parallelle dekoder kommer på bekostning af øget kompleksitet og ressourceforbrug, hvilket kræver mere hardware til at implementere de parallelle behandlingselementer, hvilket kan øge størrelsen og strømforbruget af dekoderen. Til applikationer, der kræver høj gennemstrømning og hurtig behandling, såsom realtidskommunikationssystemer, foretrækkes den parallelle Viterbi-dekoder ofte.
Sammenfattende afhænger beslutningen mellem at bruge en seriel og en parallel Viterbi-dekoder af de specifikke krav til applikationen. I applikationer, der kræver minimal strøm, omkostninger og hastighed, er en seriel dekoder typisk passende. Til applikationer, der kræver høj hastighed og høj gennemstrømning, hvor ydeevnen er kritisk, er en Parallel dekoder den foretrukne mulighed, selvom den er mere kompleks og kræver flere ressourcer.

Oversigt
Følgende tabel viser en oversigt over Viterbi-dekoderens IP-egenskaber.
Tabel 1. Viterbi-dekoderegenskaber

Funktioner
Viterbi Decoder IP har følgende funktioner:

• Understøtter bløde inputbredder på 3-bit eller 4-bit
• Understøtter seriel og parallel arkitektur
• Understøtter brugerdefinerede sporingslængder, og standardværdien er 20
• Understøtter unipolære og bipolære datatyper
• Understøtter kodehastighed på 1/2
• Understøtter begrænsningslængde, som er 7

Installationsvejledning

IP-kernen skal installeres i Libero® SoC-softwarens IP-katalog automatisk via IP Catalog-opdateringsfunktionen i Libero SoC-softwaren, eller den downloades manuelt fra kataloget. Når IP-kernen er installeret i Libero SoC-software IP Catalog, konfigureres, genereres og instansieres den i SmartDesign til inklusion i Libero-projektet.

Enhedsudnyttelse og ydeevne (Stil et spørgsmål)
Ressourceudnyttelsen for Viterbi Decoder måles ved hjælp af Synopsys Synplify Pro-værktøjet, og resultaterne er opsummeret i følgende tabel.
Tabel 2. Enheds- og ressourceudnyttelse

Vigtig: Designet implementeres ved hjælp af Viterbi Decoder ved at konfigurere følgende GUI-parametre:

• Blød databredde = 4
• K Længde = 7
• Kodepris = ½
• Tilbagesporingslængde = 20

Viterbi Decoder IP Configurator

Viterbi Decoder IP Configurator (Stil et spørgsmål)
Dette afsnit giver en overview af Viterbi Decoder Configurator-grænsefladen og dens forskellige komponenter.
Viterbi Decoder Configurator giver en grafisk grænseflade til at konfigurere parametre og indstillinger for en Viterbi Decoder IP-kerne. Det giver brugeren mulighed for at vælge parametre såsom Soft Data Width, K Length, Code Rate, Traceback Length, Datatype, Architecture, Testbench og License. Nøglekonfigurationerne er beskrevet i Tabel 3-1.
Følgende figur giver en detaljeret view af Viterbi Decoder Configurator-grænsefladen.
Figur 1-1. Viterbi Decoder IP Configurator

Grænsefladen indeholder også knapper OK og Annuller til at bekræfte eller kassere de foretagne konfigurationer.

Funktionsbeskrivelse

Følgende figur viser hardwareimplementeringen af ​​Viterbi-dekoderen.
Figur 2-1. Hardware Implementering af Viterbi Decoder

Dette modul fungerer på DVALID_I. Når DVALID_I hævdes, tages de respektive data som input, og processen starter. Denne IP har en historiebuffer, og baseret på dette valg tager IP det valgte buffernummer på DVALID_Is + Nogle clock-cyklusser for at generere det første output. Som standard er historikbufferen 20. Latensen mellem input og output af den parallelle Viterbi-dekoder er 20 DVALID_Is + 14 urcyklusser. Latensen mellem input og output af den serielle Viterbi-dekoder er 20 DVALID_Is + 72 urcyklusser.

Arkitektur (Stil et spørgsmål)
Viterbi Decoder henter de data, der oprindeligt blev givet til Convolutional Encoder ved at finde den bedste vej gennem alle mulige indkodertilstande. For en begrænsningslængde på 7 er der 64 tilstande. Arkitekturen består af følgende hovedblokke:

• Branch Metric Unit (BMU)
• Path Metric Unit (PMU)
• Trace Back Unit (TBU)
• Tilføj Compare Select Unit (ACSU)

Følgende figur viser Viterbi Decoder-arkitekturen.
Figur 2-2. Viterbi dekoderarkitektur

Viterbi-dekoderen består af tre interne blokke, som forklares som følger:

1. Branch Metric Unit (BMU): BMU'en beregner uoverensstemmelsen mellem det modtagne signal og alle potentielle transmitterede signaler ved hjælp af metrikker såsom Hamming-afstand for binære data eller euklidisk afstand for avancerede modulationsskemaer. Denne beregning vurderer ligheden mellem de modtagne og mulige transmitterede signaler. BMU'en behandler disse metrics for hvert modtaget symbol eller bit og sender resultaterne videre til Path Metric Unit.
2. Path Metric Unit (PMU): PMU'en, som også er kendt som Add-Compare-Select (ACS)-enheden, opdaterer sti-metrics ved at behandle branch-metrics fra BMU'en. Den holder styr på den bedste stis kumulative metrik for hver tilstand i trellisdiagrammet (en grafisk repræsentation af de mulige tilstandsovergange). PMU'en føjer den nye grenmetrik til den aktuelle stimetrik for hver tilstand, sammenligner alle stier, der fører til denne tilstand, og vælger den med den laveste metrik, hvilket angiver den mest sandsynlige sti. Denne udvælgelsesproces udføres på hvert stage af espalier, hvilket resulterer i en samling af de mest sandsynlige stier, kendt som overlevende stier, for hver stat.
3. Sporingsenhed (TBU): TBU'en er ansvarlig for at identificere den mest sandsynlige sekvens af tilstande efter PMU'ens behandling af modtagne symboler. Det opnår dette ved at trække espalieret tilbage fra den endelige tilstand med den laveste banemetrik. TBU'en starter fra slutningen af ​​espalierstrukturen og sporer tilbage gennem overlevelsesstierne ved hjælp af pointere eller referencer for at bestemme den mest sandsynlige transmitterede sekvens. Længden af ​​tilbagesporingen bestemmes af begrænsningslængden af ​​foldningskoden, hvilket påvirker både afkodningsforsinkelsen og kompleksiteten. Når tilbagesporingsprocessen er afsluttet, præsenteres de afkodede data som output, normalt med de tilføjede halebits fjernet, som oprindeligt blev inkluderet for at rydde foldningskoderen.

Viterbi-dekoderen bruger disse tre enheder til nøjagtigt at afkode det modtagne signal til de originale transmitterede data ved at rette eventuelle fejl, der måtte være opstået under transmissionen.
Kendt for sin effektivitet er Viterbi-algoritmen standardmetoden til afkodning af foldningskoder i kommunikationssystemer.
To dataformater er tilgængelige for blød kodning: unipolær og bipolær. Følgende tabel viser værdierne og de tilsvarende beskrivelser for 3-bit soft input.
Tabel 2-1. 3-bit bløde indgange

Følgende tabel viser standard foldningskoden.
Tabel 2-2. Standard foldningskode

Viterbi-dekoderparametre og grænsefladesignaler (Stil et spørgsmål)
Dette afsnit diskuterer parametrene i Viterbi Decoder GUI-konfiguratoren og I/O-signaler.

Konfigurationsindstillinger (Stil et spørgsmål)
Følgende tabel viser de konfigurationsparametre, der bruges i hardwareimplementeringen af ​​Viterbi Decoder. Disse er generiske parametre og varierer i henhold til applikationens krav.
Tabel 3-1. Konfigurationsparametre

Ind- og udgangssignaler (Stil et spørgsmål)
Følgende tabel viser input- og outputportene på Viterbi Decoder IP.
Tabel 3-2. Input og output porte

Tidsdiagrammer

Dette afsnit diskuterer timingdiagrammerne for Viterbi-dekoderen.
Følgende figur viser timingdiagrammet for Viterbi Decoder, som gælder for både seriel og parallel tilstandskonfiguration.
Figur 4-1. Tidsdiagram

• Seriel Viterbi-dekoder kræver minimum 69 clock-cyklusser (Throughput) for at generere output.
• For at beregne latensen af ​​den serielle Viterbi-dekoder skal du bruge følgende ligning:
• Antal historiebuffertider DVALIDs + 72 urcyklusser
• For eksample, Hvis historiebufferlængden er sat til 20, så
• Latens = 20 gyldige + 72 urcyklusser
• Parallel Viterbi Decoder kræver minimum 8 clock-cyklusser (Throughput) for at generere output.
• For at beregne latensen af ​​Parallel Viterbi-dekoderen skal du bruge følgende ligning:
• Antal historiebuffertider DVALIDs + 14 urcyklusser
• For eksample, Hvis historiebufferlængden er sat til 20, så
• Latens = 20 gyldige + 14 urcyklusser

Vigtig: Timingdiagrammet for seriel og parallel Viterbi-dekoder er identisk med undtagelse af antallet af clock-cyklusser, der kræves for hver dekoder.

Testbench Simulering

A sampDer medfølger en testbænk for at kontrollere funktionaliteten af ​​Viterbi-dekoderen. For at simulere kernen ved hjælp af testbænken skal du udføre følgende trin:

1. Åbn Libero® SoC-applikationen, klik på Katalog > View > Windows > Catalog, og udvid derefter Solutions-Wireless. Dobbeltklik på Viterbi_Decoder, og klik derefter på OK. Den dokumentation, der er knyttet til IP, er angivet under Dokumentation.
   Vigtig: Hvis du ikke kan se fanen Katalog, skal du navigere til View Windows-menuen, og klik derefter på Katalog for at gøre det synligt.
2. Konfigurer IP'en i henhold til kravet, som vist i figur 1-1.
3. FEC-koderen skal konfigureres til at teste Viterbi-dekoderen. Åbn kataloget og konfigurer FEC Encoder IP.
4. Naviger til fanen Stimulus Hierarki, og klik på Byg hierarki.
5. På fanen Stimulushierarki skal du højreklikke på testbench (vit_decoder_tb(vit_decoder_tb.v [work])), og derefter klikke på Simuler Pre-Synth Design > Åbn interaktivt.

Vigtig: Hvis du ikke kan se fanen Stimulushierarki, skal du navigere til View > Windows-menuen og klik på Stimulus Hierarchy for at gøre den synlig.
ModelSim®-værktøjet åbner med testbænken, som vist i den følgende figur.
Figur 5-1. ModelSim Værktøjssimuleringsvindue

Vigtig

• Hvis simuleringen afbrydes på grund af køretidsgrænsen angivet i.do file, brug kommandoen run -all for at fuldføre simuleringen.
• Efter at have kørt simuleringen genererer testbænken to files (fec_input.txt, vit_output.txt), og du kan sammenligne de to files for en vellykket simulering.

Revisionshistorie (Stil et spørgsmål)
Revisionshistorikken beskriver de ændringer, der blev implementeret i dokumentet. Ændringerne er listet efter revision, startende med den seneste publikation.

Tabel 6-1. Revisionshistorik

Mikrochip FPGA-understøttelse

Microchip FPGA-produktgruppen støtter sine produkter med forskellige supporttjenester, herunder kundeservice, teknisk kundesupportcenter, et webwebsted og verdensomspændende salgskontorer. Kunder foreslås at besøge Microchips onlineressourcer, før de kontakter support, da det er meget sandsynligt, at deres forespørgsler allerede er blevet besvaret.
Kontakt teknisk supportcenter via website kl www.microchip.com/support. Nævn FPGA-enhedens varenummer, vælg den relevante sagskategori, og upload design files, mens du opretter en teknisk supportsag.
Kontakt kundeservice for ikke-teknisk produktsupport, såsom produktpriser, produktopgraderinger, opdateringsoplysninger, ordrestatus og godkendelse.

• Fra Nordamerika, ring 800.262.1060
• Fra resten af ​​verden, ring på 650.318.4460
• Fax, hvor som helst i verden, 650.318.8044

Mikrochip information

Mikrochippen Webwebsted
Microchip yder online support via vores website kl www.microchip.com/. Denne website bruges til at lave files og information let tilgængelig for kunderne. Noget af det tilgængelige indhold inkluderer:

• Produktsupport – Datablade og errata, ansøgningsnotater og sample-programmer, designressourcer, brugervejledninger og hardwaresupportdokumenter, seneste softwareudgivelser og arkiveret software
• Generel teknisk support – Ofte stillede spørgsmål (FAQ), anmodninger om teknisk support, online diskussionsgrupper, medlemsliste for Microchip-designpartnerprogram
• Microchips virksomhed – Produktvælger- og bestillingsvejledninger, seneste pressemeddelelser fra Microchip, oversigt over seminarer og arrangementer, lister over Microchip salgskontorer, distributører og fabriksrepræsentanter

Produktændringsmeddelelsesservice
Microchips underretningstjeneste for produktændringer hjælper med at holde kunderne opdateret på Microchip-produkter. Abonnenter vil modtage e-mail-meddelelser, når der er ændringer, opdateringer, revisioner eller fejl relateret til en specificeret produktfamilie eller udviklingsværktøj af interesse.
For at registrere, gå til www.microchip.com/pcn og følg registreringsvejledningen.
Kundesupport
Brugere af Microchip-produkter kan modtage assistance gennem flere kanaler:

• Distributør eller repræsentant
• Lokalt salgskontor
• Embedded Solutions Engineer (ESE)
• Teknisk support

Kunder bør kontakte deres distributør, repræsentant eller ESE for at få support. Lokale salgskontorer er også tilgængelige for at hjælpe kunder. En liste over salgskontorer og lokationer er inkluderet i dette dokument.
Teknisk support er tilgængelig via webwebsted på: www.microchip.com/support
Mikrochip-enheder kodebeskyttelsesfunktion
Bemærk følgende detaljer om kodebeskyttelsesfunktionen på Microchip-produkter:

• Microchip-produkter opfylder specifikationerne i deres særlige Microchip-datablad.
• Microchip mener, at dens familie af produkter er sikre, når de bruges på den tilsigtede måde, inden for driftsspecifikationerne og under normale forhold.
• Microchip værdsætter og beskytter aggressivt sine intellektuelle ejendomsrettigheder. Forsøg på at bryde kodebeskyttelsesfunktionerne i Microchip-produktet er strengt forbudt og kan være i strid med Digital Millennium Copyright Act.
• Hverken Microchip eller nogen anden halvlederproducent kan garantere sikkerheden af ​​deres kode. Kodebeskyttelse betyder ikke, at vi garanterer, at produktet er "ubrydeligt". Kodebeskyttelse er i konstant udvikling. Microchip er forpligtet til løbende at forbedre kodebeskyttelsesfunktionerne i vores produkter.

Juridisk meddelelse
Denne publikation og oplysningerne heri må kun bruges med Microchip-produkter, herunder til at designe, teste og integrere Microchip-produkter med din applikation. Brug af disse oplysninger
på anden måde overtræder disse vilkår. Oplysninger om enhedsapplikationer gives kun for din bekvemmelighed og kan blive afløst af opdateringer. Det er dit ansvar at sikre, at din ansøgning lever op til dine specifikationer. Kontakt dit lokale Microchip salgskontor for yderligere support, eller få yderligere support på www.microchip.com/en-us/support/design-help/client-support-services.
DISSE OPLYSNINGER LEVERES AF MICROCHIP "SOM DE ER". MICROCHIP GIVER INGEN REPRÆSENTATIONER ELLER GARANTIER AF NOGEN ART, HVERKEN UDTRYKKELIGE ELLER UNDERFORSTÅEDE, SKRIFTLIGE ELLER mundtlige, LOVBESTEMMET ELLER ANDEN MÅDE, RELATET TIL OPLYSNINGERNE, INKLUSIVE MEN IKKE BEGRÆNSET TIL NOGEN STILTIENDE GARANTIER, GARANTIER OG GARANTIER. EGNETHED TIL ET BESTEMT FORMÅL ELLER GARANTIER RELATET TIL DETS TILSTAND, KVALITET ELLER YDELSE.
I INGEN OMSTÆNDIGHEDER ER MICROCHIP ANSVARLIG FOR NOGEN INDIREKTE, SÆRLIGE, STRAFFENDE, TILFÆLDELIGE ELLER FØLGETAB, SKADER, OMKOSTNINGER ELLER UDGIFTER AF NOGEN ART, DER ER RELATET TIL OPLYSNINGERNE ELLER DERES BRUG, UANSET ANDEN ELLER AGS. MULIGHEDEN ELLER SKADERNE ER FORUDSUELIGE. I DET FULDSTÆNDIGE OMFANG LOVEN TILLADER, VIL MICROCHIPS SAMLEDE ANSVAR PÅ ALLE KRAV PÅ NOGEN MÅDE RELATERET TIL INFORMATIONEN ELLER DERES BRUG IKKE OVERstige ANTALLET AF GEBYRER, HVIS NØDVENDE, SOM DU HAR BETALT DIREKTE TIL INFORMATIONOCHIPPET.
Brug af Microchip-enheder i livsstøtte- og/eller sikkerhedsapplikationer er helt på købers risiko, og køberen indvilliger i at forsvare, skadesløsholde og holde Microchip skadesløs fra enhver skade, krav, sager eller udgifter som følge af sådan brug. Ingen licenser videregives, implicit eller på anden måde, under nogen af ​​Microchips intellektuelle ejendomsrettigheder, medmindre andet er angivet.
Varemærker
Mikrochipnavnet og logoet, mikrochiplogoet, Adaptec, AVR, AVR-logoet, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron og XMEGA er registrerede varemærker tilhørende Microchip Technology Incorporated i USA og andre lande.
AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SmartFusion, SyncWorld, TimeCesium, TimeHub, TimePictra, TimeProvider og ZL er registrerede varemærker tilhørende Microchip Technology Incorporated i USA
Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, Dynamic , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge,
IGAT, In-Circuit Seriel Programmering, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, MarginLink, maxCrypto, max.View, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance , Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect og ZENA er varemærker tilhørende Microchip Technology Incorporated i USA og andre lande.
SQTP er et servicemærke tilhørende Microchip Technology Incorporated i USA
Adaptec-logoet, Frequency on Demand, Silicon Storage Technology og Symmcom er registrerede varemærker tilhørende Microchip Technology Inc. i andre lande.
GestIC er et registreret varemærke tilhørende Microchip Technology Germany II GmbH & Co. KG, et datterselskab af Microchip Technology Inc., i andre lande.
Alle andre varemærker nævnt heri tilhører deres respektive virksomheder.
© 2024, Microchip Technology Incorporated og dets datterselskaber. Alle rettigheder forbeholdes.
ISBN: 978-1-6683-4696-9
Kvalitetsstyringssystem
For information om Microchips kvalitetsstyringssystemer, besøg venligst www.microchip.com/quality.

Verdensomspændende salg og service