MICROCHIP Synopsys Synplify Pro ME

Specifikationer

• Produktnavn: Synopsys Synplify
• Produkttype: Logic Synthesis Tool
• Understøttede enheder: FPGA og CPLD
• Understøttede sprog: Verilog og VHDL
• Yderligere funktioner: FSM explorer, FSM vieweh, Registrer re-timing, Gated clock konvertering

Produktbrugsvejledning

Overview
Synopsys Synplify er et logisk synteseværktøj designet til FPGA- og CPLD-enheder. Det accepterer input på højt niveau i Verilog- og VHDL-sprog og konverterer designs til små og højtydende netlister

Design input
Skriv dit design i Verilog eller VHDL ved hjælp af industristandardsyntaks.

Synteseproces
Brug Synplify eller Synplify Pro til at køre synteseprocessen på dit design. Værktøjet vil optimere designet til mål-FPGA- eller CPLD-enheden.

Outputbekræftelse
Efter syntese genererer værktøjet VHDL og Verilog netlister.
Du kan simulere disse netlister for at verificere funktionaliteten af ​​dit design.

FAQ

Hvad gør Synplify?
Synplify og Synplify Pro er logiske synteseværktøjer til FPGA- og CPLD-enheder. Synplify Pro tilbyder avancerede funktioner til styring og optimering af komplekse FPGA'er.

Introduktion til Synopsys Synplify (stil et spørgsmål)

Dette dokument giver svar på ofte stillede spørgsmål (FAQs) relateret til Synopsys® Synplify®-værktøjet og dets integration med Microchips Libero® SoC Design Suite. Dette dokument dækker emner som licensering, fejlmeddelelser og synteseoptimering. Dette dokument er beregnet til at hjælpe brugere med effektivt at bruge Synplify til FPGA-design. Den forklarer de understøttede HDL-sprog, licenskrav og hvordan man fejlfinder almindelige problemer. Derudover behandler dokumentet specifikke forespørgsler vedrørende RAM-inferens, attributter, direktiver og teknikker til at forbedre designområdet og kvaliteten af ​​resultaterne.

• Hvad gør Synplify? (Stil et spørgsmål)
  Synplify og Synplify Pro-produkter er logiske synteseværktøjer til Field Programmable Gate Array (FPGA) og Complex Programmable Logic Device (CPLD). Synplify Pro-værktøjet er en avanceret version af Synplify-værktøjet med mange ekstra funktioner til styring og optimering af komplekse FPGA'er. Nogle yderligere funktioner tilgængelige i Synplify Pro er Finite State Machine (FSM) explorer, FSM vieweh, Registrer re-timing og gated clock konvertering.
  Disse værktøjer accepterer input på højt niveau, skrevet i industristandard hardwarebeskrivelsessprog (Verilog og VHDL) og bruger Synplicity Behavior Extracting Synthesis Technology (BEST) algoritmerne. De konverterer designet til små og højtydende designnetlister for populære teknologileverandører. Værktøjerne skriver VHDL og Verilog netlister efter syntese, som kan simuleres for at verificere funktionalitet.
• Hvilket HDL-sprog understøtter Synplify? (Stil et spørgsmål)
  Verilog 95, Verilog 2001, System Verilog IEEE® (P1800) standard, VHDL 2008 og VHDL 93 understøttes i Synplify. For information om forskellige sprogkonstruktioner, se Synplify Pro for Microchip Language Support Reference Manual.
• Vil Synplify acceptere manuelle instansieringer af mikrochip-makroer? (Stil et spørgsmål)
  Ja, Synplify indeholder indbyggede makrobiblioteker til alle Microchips hårde makroer inklusive logiske porte, tællere, flip-flops og I/O'er. Du kan manuelt instansiere disse makroer i dine Verilog- og VHDL-design, og Synplify sender dem til outputnetlisten.
• Hvordan fungerer Synplify med Microchip-værktøjer? (Stil et spørgsmål)
  Synopsys Synplify Pro® Microchip Edition (ME) synteseværktøj er integreret i Libero, som gør dig i stand til at målrette og fuldt ud optimere et HDL-design til enhver Microchip-enhed. Som med alle andre Libero-værktøjer kan du starte Synplify Pro ME direkte fra Libero Project Manager.
  Synplify Pro ME er standardtilbuddet i Libero-udgaver. Synplify Pro ME lanceres ved at kalde den eksekverbare specifikke i Libero tool profile.

Licensering af downloadinstallation (stil et spørgsmål)

Dette afsnit besvarer forespørgslerne i forbindelse med licensinstallations- og downloadproceduren for Synplify i Libero.

1. Hvor kan jeg downloade den seneste Synplify-udgivelse? (Stil et spørgsmål)
   Synplify er en del af Libero download, og det selvstændige installationslink er Microchip Direct.
2. Hvilken version af Synplify udgives med den seneste Libero? (Stil et spørgsmål)
   For en liste over Synplify-versioner udgivet med Libero, se Synplify Pro® ME.
3. Hvordan opgraderer jeg til den nyeste version af Synplify og bruger den i Libero
   projektleder? (Stil et spørgsmål)
   Download og installer den seneste version af Synplify fra Microchip eller Synopsys website, og ændre synteseindstillingerne i Libero Project Manager tool profile fra Libero Project > Profiles menu.
4. Skal jeg have en separat licens for at køre Synplify i Libero? (Stil et spørgsmål)
   Nej, alle Libero-licenser undtagen Libero-Standalone-licensen inkluderer en licens til Synplify-softwaren.
5. Hvor og hvordan får jeg licensen til Synplify? (Stil et spørgsmål)
   For at ansøge om en gratis licens, se licenssiden og klik på linket Softwarelicenser og registreringssystem. Indtast de nødvendige oplysninger, herunder volumen-id'et på dit C-drev. Sørg for at ansøge med dit C-drev, selvom det ikke er det drev, du har til hensigt at installere softwaren på. Kontakt det lokale Microchip-salgskontor for betalte licenser.
6. Hvorfor kan jeg ikke køre Synplify i batch-tilstand? Hvilken licens kræver det? (Stil et spørgsmål)
   Fra kommandoprompt, gå til den mappe, hvor projektet files er placeret og skriv følgende.
   • For Libero IDE: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log TopCoreEDAC_syn.prj
   • For Libero SoC: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log asdasd_syn.tcl
     Bemærk: Du skal have en sølvlicens for at køre Synplify i batch-tilstand. Generer din gratis sølvlicens på Microchip-portalen.

Hvorfor virker min Synplify-licens ikke? (Stil et spørgsmål)

Trinene til at kontrollere licensens funktion er som følger:

1. Tjek om licensen er udløbet.
2. Tjek, om LM_LICENSE_FILE er indstillet korrekt som en Windows-brugermiljøvariabel, som peger på placeringen af ​​Libero License.dat file.
3. Tjek, om Libero IDE tool profile er indstillet til Synplify Pro, og Synplify-licensfunktionen er aktiveret i din licens file.
4. Se efter "synplifypro_actel" funktionslinjen i license.dat file:
   FORØG synplifypro_actel snpslmd 2016.09 21. nov. 2017 ikke optalt \ 4E4905A56595B143FFF4 VENDOR_STRING=^1+S \
   HOSTID=DISK_SERIAL_NUM=ec4e7c14 ISSUED=21-nov-2016 ck=232 \ SN=TK:4878-0:1009744:181759 START=21-nov-2016
5. 5. Efter at have fundet funktionslinjen, skal du sikre dig, at HostID'et er korrekt for den computer, du bruger.

Kan jeg bruge Synplify-licensen fra Microchip (Stil et spørgsmål)
Nej, hvis du har modtaget en Synplify-licens fra Microchip, vil du kun kunne køre Synplify ME.

• Er Synplify Pro Synthesis-værktøjet understøttet i alle Libero-licenserne? (Stil et spørgsmål)
  Synplify Pro Synthesis-værktøjet understøttes ikke i alle licenstyper. For mere information om licensering, se Licensside.

Advarsler/fejlmeddelelser (stil et spørgsmål)

Dette afsnit indeholder oplysninger om forskellige fejlmeddelelser, der vises under installationsproceduren.

1. Advarsel: Topenhed er ikke indstillet endnu! (Stil et spørgsmål)
   Denne advarselsmeddelelse betyder, at Synplify ikke kunne identificere den øverste enhed i dit design på grund af designets kompleksitet. Du skal manuelt angive det øverste enhedsnavn i Synplify-implementeringsindstillinger. Følgende figur viser et example. Figur 2-1. Eksample For at angive topenhedsnavn
   
2. Advarsler om registerbeskæring (Stil et spørgsmål) Synplify optimerer designet ved at beskære ubrugte, duplikerede registre, net eller blokke. Du kan manuelt styre mængden af ​​automatisk optimering ved at anvende følgende direktiver:
   • *syn_keep – sikrer, at hvis en ledning bevares under syntese og hat, er der ingen optimeringer på tværs af ledningen. Dette direktiv bruges normalt til at bryde uønskede optimeringer og til at sikre manuelt oprettede replikationer. Det virker kun på net og kombinationslogik.
   • *syn_preserve – sikrer, at registre ikke optimeres væk.
   • *syn_noprune – sikrer, at en sort boks ikke optimeres væk, når dens udgange er ubrugte (det vil sige, når dens udgange ikke driver nogen logik).
   For mere information om optimeringskontrol og Synplify-dokumenter, se Brugervejledning til Synplify Pro til Microchip.
3. @W: FP101 |Designet har otte instansierede globale buffere, men tilladt er kun seks (Stil et spørgsmål) @W: FP103— Brugeren kan bruge syn_global_buffers til at øge de tilladte globale klokbuffere til maksimalt 18.
   Advarslerne er oprettet, fordi Synplify har identificeret mere end seks globale makroer, der er instantieret i designet. Standard maksimalt antal globale net tilladt i Synplify er i øjeblikket sat til seks.
   Så når værktøjet forsøger at bruge mere end seks til dette design, genererer det en fejl. Du kan manuelt øge standardgrænsen til otte (op til 18 i IGLOO/e, ProASIC3/E og Fusion og op til otte og 16 afhængigt af SmartFusion 2- og IGLOO 2-enheden) ved at tilføje en synteseattribut kaldet syn_global_buffers.
   F.eksampdet:
   modul top (clk1, clk2, d1, d2, q1, q2, nulstil) /* syntese syn_global_buffere = 8 */; ……eller arkitektur opfører sig af top er attribut syn_global_buffers: heltal; attribut syn_global_buffers af behave: arkitektur er 8; ……
   For mere information, se Synplify Pro til Microchip Brugervejledning.
4. Fejl: Den professionellefile for værktøj Synplify er interaktiv, og du kører i batch-tilstand: dette værktøj kan ikke aktiveres (Stil et spørgsmål)
   Du skal have en sølvlicens for at køre Synplify i batch-tilstand. Kontakt den lokale Microchip salgsrepræsentant for at købe en sølvlicens. Du skal sikre dig, at Libero Synthesis tool profile er konfigureret til at starte Synplify i batch-tilstand, hvis du kalder Synplify inde fra Libero i stedet for direkte fra kommandoprompten. Følgende figur viser, hvordan man kalder Synplify inde fra Libero.
   Figur 2-2. Eksample at påkalde Synplify fra Libero
   
5. @E: CG103: “C:\PATH\code.vhd”:12:13:12:13|Forventer udtryk (Stil et spørgsmål)
   @E: CD488: "C:\PATH\code.vhd":14:11:14:11—EOF i bogstavelig streng
   En kommentar efter noget andet end et semikolon eller en ny linje er ikke tilladt i VHDL. To bindestreger markerer starten på en kommentar, som ignoreres af VHDL-kompileren. En kommentar kan være på en separat linje eller i slutningen af ​​linjen. Fejlen skyldes kommentarer i en anden del af VHDL-koden.
6. @E: Intern fejl i m_proasic.exe (Stil et spørgsmål)
   Dette er ikke en forventet værktøjsadfærd. For mere information, kontakt Synopsys Synplify-supportteamet eller Microchips tekniske supportteam, hvis du ikke har en Synopsys-supportkonto.
7. Hvorfor er min logiske blok forsvundet efter syntese? (Stil et spørgsmål) Synplify optimerer enhver logisk blok, der ikke har nogen ekstern udgangsport.

Attributter/direktiver (stil et spørgsmål)

Dette afsnit besvarer spørgsmål vedrørende attributter og direktiver.

1. Hvordan slår jeg automatisk brug af urbuffer fra i Synplify? (Stil et spørgsmål)
   Brug attributten syn_noclockbuf for at deaktivere automatisk urbuffering for net eller specifikke inputporte. Indstil den boolske værdi til én eller sand for at deaktivere automatisk urbuffering.
   Du kan knytte denne attribut til en hård arkitektur eller et modul, hvis hierarki ikke vil blive opløst under optimering af en port eller et net.
   For mere information om brugen af ​​attributten, se Synplify Pro for Microchip User Guide.
2. Hvilken egenskab bruges til at bevare registre? (Stil et spørgsmål)
   syn_preserve-direktivet bruges til at bevare registre. For mere information om denne egenskab, se Synplify Pro for Microchip User Guide.
3. Understøtter syn_radhardlevel-attributten IGLOO- og Fusion-familier? (Stil et spørgsmål)
   Nej, syn_radhardlevel-attributten understøttes ikke i IGLOO®- og Fusion-familier.
4. Hvordan deaktiverer jeg seriel optimering i Synplify? (Stil et spørgsmål)
   Brug syn_preserve-direktivet til at deaktivere seriel optimering i Synplify.
5. Hvordan kan jeg tilføje en attribut i Synplify? (Stil et spørgsmål)

Udfør følgende trin for at tilføje en attribut i Synplify:

1. Start Synplify fra Libero Project Manager.
2. Klik på File > Nyt > FPGA Design Constraints.
3. Klik på fanen Attributter nederst i regnearket.
4. Dobbeltklik på en af ​​attributcellerne i regnearket. Du bør se en rullemenu med mange attributter på listen. Vælg en af ​​dem, og udfyld de påkrævede felter i overensstemmelse hermed, som vist i følgende figur.
5. Gem files og luk Scope Editor efter at have fuldført opgaven.

• Hvordan indsætter jeg en urbuffer i mit design? (Stil et spørgsmål)
  Brug syn_insert_buffer attribut til at indsætte en clock buffer. Synteseværktøjet indsætter en urbuffer i henhold til de leverandørspecifikke værdier, du angiver. Attributten kan anvendes på instanser.
  For mere information om brugen af ​​attributten, se Synplify Pro for Microchip User Guide.
• Hvordan øger jeg antallet af globale urbuffere, der bruges i mit design? (Stil et spørgsmål)
  Brug syn_global_buffers-attributten i SCOPE til at angive antallet af globale buffere, der skal bruges i et design. Det er et heltal mellem 0 og 18. For mere information om denne egenskab, se Synplify Pro til Microchip-brugervejledningen.
• Er der nogen måde at bevare min logik, hvis output-portene ikke bruges i mit design? (Stil et spørgsmål)
  Brug syn_noprune-attributten til at bevare logikken, hvis outputportene ikke bruges i designet. F.eksample: modul syn_noprune (a,b,c,d,x,y); /* syntese syn_noprune=1 */;
  For mere information om denne egenskab, se Synplify Pro for Microchip User Guide.
• Hvorfor optimerer syntese mit høje fanout-net til bufferet ur? (Stil et spørgsmål)
  Brug syn_maxfan til at tilsidesætte standard (global) fanout-guide for en individuel inputport, net- eller registeroutput. Indstil standard fanout-guiden for et design gennem enhedspanelet i dialogboksen Implementeringsindstillinger eller med kommandoen set_option -fanout_limit i
  projekt file. Brug syn_maxfan-attributten til at angive en anden (lokal) værdi for individuelle I/O'er.
  For mere information om denne egenskab, se Synplify Pro for Microchip User Guide.
• Hvordan bruger jeg syn_encoding-attributten til et FSM-design? (Stil et spørgsmål)
  Syn_encoding attributten tilsidesætter standard FSM compiler kodningen for en tilstandsmaskine.
  Denne attribut træder kun i kraft, når FSM compiler er aktiveret. Brug syn_encoding, når du vil deaktivere FSM-compilatoren globalt, men der er et udvalgt antal statsregistre i dit design, som du ønsker at blive udtrukket. I dette tilfælde skal du bruge denne attribut med syn_state_machine-direktivet aktiveret for netop de specifikke registre.
  For mere information om denne egenskab, se Synplify Pro for Microchip User Guide.
• Hvorfor Synplify genererer en netliste, der overstiger den maksimale fanout af enhed, hvilket får netlisten til at mislykkes kompileringen? (Stil et spørgsmål)
  En CC-makro, tilgængelig for Antifuse-familier, er et flip-flop-element bygget ved hjælp af to C-celler. Et net, der driver CLK- eller CLR-porten i en CC-makro, driver to celler. Den hårde fan-out grænse på visse net opnår ikke de ønskede resultater, fordi den ikke tager højde for denne netto fordoblingseffekt.
  Inkluder syn_maxfan-attributten i RTL-koden for at tvinge Synplify til at generere en gyldig netliste.
  Reducer den maksimale fanout-grænseværdi med én for hver CC-makro, der drives af nettet. F.eksample, indstil syn_maxfan-grænsen til 12 for et net, der driver CC-makroer for at holde fanout på 24 eller mindre.

RAM-inferens (stil et spørgsmål)

Dette afsnit besvarer spørgsmålene relateret til RAM-inferensen Synplify-understøttelse for Microchip-produktfamilier.

1. Hvilke mikrochipfamilier understøtter Synplify til RAM-inferens? (Stil et spørgsmål) Synplify understøtter Microchip ProASIC®, ProASIC PLUS®, ProASIC3®, SmartFusion® 2, IGLOO® 2 og
   RTG4™-familier til at generere både enkelt- og dual-port RAM'er.
2. Er RAM-inferens ON som standard? (Stil et spørgsmål)
   Ja, synteseværktøjet udleder automatisk RAM.
3. Hvordan kan jeg slå RAM-inferens fra i Synplify? (Stil et spørgsmål)
   Brug syn_ramstyle attribut og indstil dens værdi til registre.
   For mere information, se Synopsys Synplify Pro for Microchip Reference Manual.
4. Hvordan får jeg Synplify til at udlede indlejret RAM/ROM? (Stil et spørgsmål)
   Brug syn_ramstyle-attributten og indstil dens værdi til block_ram eller LSRAM og USRAM for SmartFusion 2- og IGLOO 2-enheder.
   For mere information, se Synopsys Synplify Pro for Microchip Reference Manual.
5. Jeg kan ikke kompilere et eksisterende design i en nyere version af designer. (Stil et spørgsmål)
   Der kan være en mulig RAM/PLL-konfigurationsændring. Gendan din RAM/PLL ved at åbne kernekonfigurationsmulighederne fra kataloget i Libero Project Manager og gensyntetisere, kompilere eller layout.

Område eller kvalitet af resultater (stil et spørgsmål)

Denne sektion besvarer forespørgsler relateret til området eller kvalitetsbrug for Synplify.

1. Hvorfor stiger arealforbruget i den nye version af Synplify? (Stil et spørgsmål)
   Synplify er designet til at opnå bedre timingresultater i hver ny version. Desværre er afvejningen ofte en arealforøgelse.

Hvis tidskravet er opnået for designet, og den resterende opgave er at passe designet i en specifik matrice, er følgende metoder:

1. Forøg Fanout-grænsen for at reducere bufferreplikation.
2. Skift globale frekvensindstillinger for at slække på timingkravet.
3. Slå ressourcedeling til (designspecifikt) for at optimere designet.

Hvilken slags områdeforbedringsteknik er tilgængelig i Synplify?  (Stil et spørgsmål) Udfør følgende teknikker for at forbedre området i Synplify:

1. Forøg fanout-grænsen, når du indstiller implementeringsmulighederne. En højere grænse betyder mindre replikeret logik og færre buffere indsat under syntese og dermed et mindre areal. Da place-and-route-værktøjer typisk buffer net med høj fanout, er der desuden ikke behov for overdreven buffering under syntese.
2. Marker indstillingen Ressourcedeling, når du angiver implementeringsindstillinger. Med denne indstilling markeret deler softwaren hardwareressourcer som addere, multiplikatorer og tællere, hvor det er muligt, og minimerer området.
3. Til design med store FSM'er skal du bruge de grå eller sekventielle kodningsstile, fordi de typisk bruger det mindste område.
4. Hvis du tilknytter en CPLD og ikke opfylder områdekravene, skal du indstille standardindkodningsstilen for FSM'er til sekventiel i stedet for én hot.

Hvordan deaktiverer jeg områdeoptimering? (Stil et spørgsmål)
Optimeringen af ​​timing er ofte under bekostning af areal. Der er ingen specifik måde at deaktivere områdeoptimering på. Udfør følgende for at forbedre timingen og derved øge arealanvendelsen:

1. Aktiver muligheden for ny timing.
2. Aktiver indstillingen Pipelining.
3. Brug realistiske designbegrænsninger, omkring 10 til 15 procent af det virkelige mål.
4. Vælg en balanceret fanout-begrænsning.
   For mere information om optimering af timing, se Synplify Pro til Microchip Brugervejledning.

Hvordan deaktiverer jeg sekventiel optimering? (Stil et spørgsmål)
Der er ingen eksplicit knap eller afkrydsningsfelt til at deaktivere sekventiel optimering. Dette skyldes, at der er forskellige typer sekventielle optimeringer, der udføres af Synplify.
For mere information om mulighederne for at deaktivere optimering, se Synplify Pro for Microchip Reference Manual.
F.eksample, følgende er nogle muligheder for at deaktivere optimering.

• Deaktiver FSM-kompileren.
• Brug syn_preserve-direktivet til at føre registre i visse tilfælde.

Vigtigt: Projektlederen overskriver Syntese PRJ file hver gang du påberåber syntese, når du vælger denne mulighed.

• Hvilken familie understøttes TMR gennem Synplify? (Stil et spørgsmål)
  • Det understøttes på Microchip ProASIC3/E, SmartFusion 2 og IGLOO 2 enheder såvel som Microchips
  • Strålingstolerante (RT) og strålingshærdede (RH) enheder. Du kan også få det tredobbelte modul
  • Redundans-indstilling (TMR) fungerer for Microchips ældre Antifuse-enhedsfamilier. Det er dog ikke understøttet i den kommercielle AX-enhedsfamilie.
  • Bemærk: I Microchips RTAX-enhedsfamilie er bedre TMR-understøttelse tilgængelig via selve hardwaren.
  • For Axcelerator RT-enheder er TMR indbygget i silicium, hvilket gør blød TMR gennem Synthesis-værktøjet unødvendig for sekventiel logik.
• Hvorfor fungerer TMR-makroen i SX, men ikke i AX-familien? (Stil et spørgsmål)
  • Der er ingen software-TMR-understøttelse i Synplify-syntese til den kommercielle Axcelerator-familie, men den er tilgængelig for SX-familien. Hvis du bruger RTAXS-enheder, er TMR indbygget i hardwaren/enheden til de sekventielle flip-flops.
• Hvordan kan jeg aktivere TMR for en SX-A-enhed? (Stil et spørgsmål)
  • For SX-A-enhedsfamilien skal du i Synplify-softwaren manuelt importere file findes i Libero IDE-installationsmappen, såsom:
  • C:\Microsemi\Libero_v9.2\Synopsys\synplify_G201209ASP4\lib\actel\tmr.vhd.
  • Bemærk: Rækkefølgen af files i Synplify-projektet er vigtig og på øverste niveau file skal være i bunden.
  • Du kan klikke og holde på det øverste niveau file i Synplify-projektet og træk det under tmr.vhd file.
• Hvilken version af Synplify understøtter nanoprodukter? (Stil et spørgsmål)
  • Alle versioner af Synplify efter Synplify v9.6 A understøtter nanoprodukter.
• Hvilken version af Synplify giver RTAX-DSP-understøttelse? (Stil et spørgsmål)
  • Alle versioner inkluderet med Libero IDE v8.6 og nyere giver RTAX-DSP-understøttelse.
• Hvordan opretter jeg en IP-kerne med HDL filehar jeg? (Stil et spørgsmål)
  • Opret en EDIF-netliste uden I/O-bufferindsættelse. Denne EDIF-netliste sendes til brugeren som en IP. Brugeren skal behandle dette som en sort boks og inkludere det i designet.
  • Nano-enheder har kun fire globale urnetværk. Hvordan indstiller jeg denne begrænsning? (Stil et spørgsmål)
  • Brug attributten /* synthesis syn_global_buffers = 4*/ til at indstille begrænsningen.
• Hvorfor kan jeg ikke se min nye portliste, selv efter at jeg har opdateret netlisten?
  (Stil et spørgsmål) Selvom den nye port blev tilføjet i designet, tilføjede netlisten ikke en buffer til porten, da der ikke var nogen logik i designet, som involverer porten. Porte, der ikke er forbundet med nogen logik i designet, vises ikke.
• Hvorfor bruger Synplify ikke Global til Indstil/Nulstil signaler? (Stil et spørgsmål)
  • Synplify behandler indstillede/nulstillede signaler anderledes end ure. Synplify global promotion prioriterer altid ursignalerne, selvom nogle sæt/nulstillede signaler har højere fanout end urnet.
  • Instantiér manuelt en clkbuf for at sikre, at sæt/nulstillingssignalet er globalt, hvis du vil bruge det globale netværk til disse signaler.
• Hvorfor udskriver Synplify SDC-clock-begrænsninger selv for autoconstraints? (Stil et spørgsmål)
  Dette er standardadfærden i Synplify og kan ikke ændres. Du kan dog styre SDC auto-begrænsningerne ved manuelt at ændre eller fjerne de uønskede begrænsninger.
• Hvorfor er min interne tristate-logik ikke syntetiseret korrekt? (Stil et spørgsmål)
  Mikrochip-enheder understøtter ikke interne tristate-buffere. Hvis Synplify ikke ommapper interne tristate-signaler korrekt, skal alle interne tristater manuelt mappes til en MUX.

Revisionshistorik (stil et spørgsmål)

Revisionshistorikken beskriver de ændringer, der blev implementeret i dokumentet. Ændringerne er listet efter revision, startende med den seneste publikation.

Revision	Dato	Beskrivelse
A	12/2024	Det følgende er en oversigt over ændringerne i revision A af dette dokument. Migrerede dokumentet til Microchip-skabelonen. Opdaterede dokumentnummeret til DS60001871A fra 55800015. Alle forekomster af Microsemi blev opdateret til Microchip. Opdaterede sektioner Hvorfor kan jeg ikke køre Synplify i batch-tilstand? Hvilken licens kræver det? og Fejl: Profile for værktøj Synplify er interaktiv, og du kører i batch-tilstand: dette værktøj kan ikke aktiveres for at indikere, at sølvlicens er nødvendig for at køre Synplify i batch-tilstand. Platinium-licensen blev ændret til sølvlicens.
2.0		Det følgende er en oversigt over ændringerne i revision 2.0 af dette dokument. Alle Actel-links blev opdateret med Microsemi-links. Alle    forekomster af IDE fjernes fra licensafsnittet. For mere information, se Licensering af downloadinstallation. FAQ 3.9 blev tilføjet. For mere information, se Er Synplify Pro Synthesis-værktøjet understøttet i alle Libero-licenserne? FAQ 4.1 blev opdateret. For flere oplysninger, se Advarsel: Topenhed er ikke indstillet endnu. FAQ 4.4 blev opdateret. For mere information, se Fejl: Pro'enfile for værktøj Synplify er interaktiv, og du kører i batch-tilstand: dette værktøj kan ikke aktiveres. FAQ 5.5 blev opdateret. For mere information, se Hvordan kan jeg tilføje en attribut i Synplify?
1.0		Dette var den første udgivelse af dokumentet.

Mikrochip FPGA-understøttelse

Microchip FPGA-produktgruppen støtter sine produkter med forskellige supporttjenester, herunder kundeservice, teknisk kundesupportcenter, et webwebsted og verdensomspændende salgskontorer. Kunder foreslås at besøge Microchips onlineressourcer, før de kontakter support, da det er meget sandsynligt, at deres forespørgsler allerede er blevet besvaret.
Kontakt teknisk supportcenter via website kl www.microchip.com/support  Nævn FPGA-enhedens varenummer, vælg passende sagskategori, og upload design files, mens du opretter en teknisk supportsag.
Kontakt kundeservice for ikke-teknisk produktsupport, såsom produktpriser, produktopgraderinger, opdateringsoplysninger, ordrestatus og godkendelse.

• Fra Nordamerika, ring 800.262.1060
• Fra resten af ​​verden, ring på 650.318.4460
• Fax, hvor som helst i verden, 650.318.8044

Mikrochip information

Varemærker
"Microchip"-navnet og -logoet, "M"-logoet og andre navne, logoer og mærker er registrerede og uregistrerede varemærker tilhørende Microchip Technology Incorporated eller dets tilknyttede selskaber og/eller datterselskaber i USA og/eller andre lande ("Microchip" varemærker"). Oplysninger om Microchip-varemærker kan findes på https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN: 979-8-3371-0303-7

Juridisk meddelelse

• Denne publikation og oplysningerne heri må kun bruges med Microchip-produkter, herunder til at designe, teste og integrere Microchip-produkter med din applikation. Brug af disse oplysninger
  på anden måde overtræder disse vilkår. Oplysninger om enhedsapplikationer gives kun for din bekvemmelighed og kan blive afløst af opdateringer. Det er dit ansvar at sikre, at din ansøgning lever op til dine specifikationer. Kontakt dit lokale Microchip salgskontor for yderligere support, eller få yderligere support på www.microchip.com/en-us/support/design-help/client-support-services
• DISSE OPLYSNINGER LEVERES AF MICROCHIP "SOM DE ER". MICROCHIP GIVER INGEN REPRÆSENTATIONER ELLER GARANTIER AF NOGEN ART, HVERKEN UDTRYKKELIGE ELLER UNDERFORSTÅEDE, SKRIFTLIGE ELLER mundtlige, LOVBESTEMMET ELLER ANDEN MÅDE, RELATET TIL OPLYSNINGERNE, INKLUSIVE MEN IKKE BEGRÆNSET TIL NOGEN STILTIENDE GARANTIER, GARANTIER OG GARANTIER. EGNETHED TIL ET BESTEMT FORMÅL ELLER GARANTIER RELATET TIL DETS TILSTAND, KVALITET ELLER YDELSE.
• MICROCHIP VIL UNDER INGEN OMSTÆNDIGHEDER VÆRE ANSVARLIG FOR NOGEN INDIREKTE, SÆRLIGE, STRAFFENDE, TILFÆLDELIGE ELLER FØLGETAB, SKADER, OMKOSTNINGER ELLER UDGIFTER AF NOGEN ART, SOM ER RELATET TIL OPLYSNINGERNE ELLER DERES ANVENDELSE, UNDER ANDET ELLER ARGANG. MULIGHEDEN ELLER SKADERNE ER FORUDSIGELIGE. I DET FULDSTÆNDE OMFANG, DET ER TILLADT AF LOVEN, VIL MICROCHIPS SAMLEDE ANSVAR PÅ ALLE KRAV PÅ NOGEN MÅDE RELATET TIL INFORMATIONEN ELLER DERES ANVENDELSE IKKE OVERstige BELØBET, HVIS NOGET, SOM DU HAR BETALT DIREKTE TIL MICRATIONOCHIP.
  Brug af Microchip-enheder i livsstøtte- og/eller sikkerhedsapplikationer er helt på købers risiko, og køberen indvilliger i at forsvare, skadesløsholde og holde Microchip skadesløs fra enhver skade, krav, sager eller udgifter som følge af sådan brug. Ingen licenser videregives, implicit eller på anden måde, under nogen af ​​Microchips intellektuelle ejendomsrettigheder, medmindre andet er angivet.

Mikrochip-enheder kodebeskyttelsesfunktion
Bemærk følgende detaljer om kodebeskyttelsesfunktionen på Microchip-produkter:

• Microchip-produkter opfylder specifikationerne i deres særlige Microchip-datablad.
• Microchip mener, at dens familie af produkter er sikre, når de bruges på den tilsigtede måde, inden for driftsspecifikationerne og under normale forhold.
• Microchip værdsætter og beskytter aggressivt sine intellektuelle ejendomsrettigheder. Forsøg på at bryde kodebeskyttelsesfunktionerne i Microchip-produkter er strengt forbudt og kan være i strid med Digital Millennium Copyright Act.
• Hverken Microchip eller nogen anden halvlederproducent kan garantere sikkerheden af ​​deres kode. Kodebeskyttelse betyder ikke, at vi garanterer, at produktet er "ubrydeligt". Kodebeskyttelse er i konstant udvikling. Microchip er forpligtet til løbende at forbedre kodebeskyttelsesfunktionerne i vores produkter.

Dokumenter/ressourcer

MICROCHIP Synopsys Synplify Pro ME [pdfBrugermanual Synopsys Synplify Pro ME, Synplify Pro ME, Pro ME

Referencer

• Brugermanual