intel Cyclone 10 LP FPGA-enhed
Intel® Cyclone® 10 LP-enhed overview
Intel® Intel Cyclone® 10 LP FPGA'erne er optimeret til lave omkostninger og lav statisk effekt, hvilket gør dem ideelle til højvolumen og omkostningsfølsomme applikationer.
Intel Cyclone 10 LP-enheder giver et hav med høj tæthed af programmerbare porte, indbyggede ressourcer og generelle I/O'er. Disse ressourcer opfylder kravene til I/O-udvidelse og chip-til-chip-grænseflade. Intel Cyclone 10 LP-arkitekturen passer til smarte og tilsluttede slutapplikationer på tværs af mange markedssegmenter:
- Industri og bil
- Broadcast, wireline og trådløs
- Beregning og opbevaring
- Regering, militær og rumfart
- Medicinsk, forbruger og smart energi
Den gratis, men kraftfulde Intel Quartus® Prime Lite Edition-softwarepakke af designværktøjer opfylder kravene fra flere klasser af brugere:
- Eksisterende FPGA-designere
- Indlejrede designere, der bruger FPGA med Nios® II-processor
- Studerende og hobbyfolk, der er nye til FPGA
Avancerede brugere, der kræver adgang til den fulde IP Base Suite, kan abonnere på Intel Quartus Prime Standard Edition eller købe licensen separat.
- Softwareudviklingsværktøjer, Nios II-processor
Giver flere oplysninger om Nios II 32-bit blød IP-processor og Embedded Design Suite (EDS). - Intel Quartus Prime IP Base Suite
- Intel Quartus Prime Editions
Oversigt over Intel Cyclone 10 LP-funktioner
Tabel 1. Oversigt over funktioner for Intel Cyclone 10 LP-enheder
| Feature | Beskrivelse |
| Teknologi | • Lavpris FPGA-stof med lav effekt
• 1.0 V og 1.2 V kerne voltage muligheder • Tilgængelig i kommercielle, industrielle og automotive temperaturkvaliteter |
| Emballage | • Flere pakketyper og fodspor:
— FineLine BGA (FBGA) — Enhanced Thin Quad Flat Pack (EQFP) — Ultra FineLine BGA (UBGA) — Micro FineLine BGA (MBGA) • Flere enhedstætheder med pin-migreringsevne • RoHS6-overholdelse |
| Kernearkitektur | • Logiske elementer (LE'er)—fire-input opslagstabel (LUT) og register
• Rigelig routing/metalforbindelse mellem alle LE'er |
| Interne hukommelsesblokke | • M9K—9-kilobit (Kb) af indlejrede SRAM-hukommelsesblokke, kaskadebar
• Kan konfigureres som RAM (single-port, simple dual port eller true dual port), FIFO-buffere eller ROM |
| Indlejrede multiplikatorblokke | • Én 18 × 18 eller to 9 × 9 multiplikatortilstande, kaskadebar
• Komplet pakke af DSP IP'er til algoritmisk acceleration |
| Ur netværk | • Globale ure, der kører gennem hele enheden og fodrer alle enhedens kvadranter
• Op til 15 dedikerede urben, der kan drive op til 20 globale ure |
| Phase-locked loops (PLL'er) | • Op til fire generelle PLL'er
• Giver robust urstyring og syntese |
| Generelle I/O'er (GPIO'er) | • Understøttelse af flere I/O-standarder
• Programmerbare I/O-funktioner • Ægte LVDS og emulerede LVDS-sendere og -modtagere • Opsigelse på chip (OCT) |
| SEU afbødning | SEU-detektion under konfiguration og drift |
| Konfiguration | • Aktiv seriel (AS), passiv seriel (PS), hurtig passiv parallel (FPP)
• JTAG konfigurationsskema • Dekompression af konfigurationsdata • Fjernsystemopgradering |
Intel Cyclone
Intel Cyclone 10 LP tilgængelige muligheder
Sample Bestillingskode og tilgængelige muligheder for Intel Cyclone 10 LP-enheder—foreløbig
Relateret information
Udvidet temperaturenhedsunderstøttelse
- Viser bestillingsnummeret på enheder, der understøtter den udvidede industrielle driftstemperatur, enhedernes driftshastighedsgrad og Intel Quartus Prime-indstilling for at udføre timinganalyse ved det udvidede krydstemperaturområde.
Intel Cyclone 10 LP maksimale ressourcer
Maksimalt antal ressourcer for Intel Cyclone 10 LP-enheder
| Ressource | Enhed | ||||||||
| 10CL006 | 10CL010 | 10CL016 | 10CL025 | 10CL040 | 10CL055 | 10CL080 | 10CL120 | ||
| Logiske elementer (LE) | 6,272 | 10,320 | 15,408 | 24,624 | 39,600 | 55,856 | 81,264 | 119,088 | |
| M9K
Hukommelse |
Blok | 30 | 46 | 56 | 66 | 126 | 260 | 305 | 432 |
| Kapacitet (Kb) | 270 | 414 | 504 | 594 | 1,134 | 2,340 | 2,745 | 3,888 | |
| 18 × 18 multiplikator | 15 | 23 | 56 | 66 | 126 | 156 | 244 | 288 | |
| PLL | 2 | 2 | 4 | 4 | 4 | 4 | 4 | 4 | |
| Ur | 20 | 20 | 20 | 20 | 20 | 20 | 20 | 20 | |
| Maksimal I/O | 176 | 176 | 340 | 150 | 325 | 321 | 423 | 525 | |
| Maksimal LVDS | 65 | 65 | 137 | 52 | 124 | 132 | 178 | 230 | |
Intel Cyclone 10 LP-pakkeplan
Pakkeplan til Intel Cyclone 10 LP-enheder
GPIO-tal inkluderer ikke DCLK-benene. LVDS-tællingerne inkluderer kun DIFFIO- og DIFFCLK-par – LVDS I/O'er med både p og n ben. Se de relaterede oplysninger.
| Enhed | Pakke | ||||||||||||
| Type | M164 164-bens MBGA | U256 256-bens UBGA | U484 484-bens UBGA | E144 144-benet EQFP | F484 484-pin FBGA | F780 780-pin FBGA | |||||||
| Størrelse | 8 mm × 8 mm | 14 mm × 14
mm |
19 mm × 19
mm |
22 mm × 22
mm |
23 mm × 23
mm |
29 mm × 29
mm |
|||||||
| Bold Pitch | 0.5 mm | 0.8 mm | 0.8 mm | 0.5 mm | 1.0 mm | 1.0 mm | |||||||
| I/O-type | GPIO | LVDS | GPIO | LVDS | GPIO | LVDS | GPIO | LVDS | GPIO | LVDS | GPIO | LVDS | |
| 10CL006 | — | — | 176 | 65 | — | — | 88 | 22 | — | — | — | — | |
| 10CL010 | 101 | 26 | 176 | 65 | — | — | 88 | 22 | — | — | — | — | |
| 10CL016 | 87 | 22 | 162 | 53 | 340 | 137 | 78 | 19 | 340 | 137 | — | — | |
| 10CL025 | — | — | 150 | 52 | — | — | 76 | 18 | — | — | — | — | |
| 10CL040 | — | — | — | — | 325 | 124 | — | — | 325 | 124 | — | — | |
| 10CL055 | — | — | — | — | 321 | 132 | — | — | 321 | 132 | — | — | |
| 10CL080 | — | — | — | — | 289 | 110 | — | — | 289 | 110 | 423 | 178 | |
| 10CL120 | — | — | — | — | — | — | — | — | 277 | 103 | 525 | 230 | |
Relateret information
- Hvorfor viser Intel Quartus Prime-softwarenhedens pin-out et andet antal ben sammenlignet med Intel Cyclone 10 LP Device Overview?
- Hvordan er LVDS-partallet, der er offentliggjort i Intel Cyclone 10 LP Device Overview beregnet?
Intel Cyclone 10 LP I/O Vertical Migration
Migreringsevne på tværs af Intel Cyclone 10 LP-enheder
- Pilene angiver migrationsstierne. De enheder, der er inkluderet i hver lodrette migreringssti, er skraverede. Enheder med færre I/O-ressourcer på samme vej har lysere nuancer.
- For at opnå fuld I/O-migrering på tværs af enheder i samme migreringssti, skal I/O-brug begrænses for at matche enheden med det laveste I/O-antal.
Note: For at bekræfte pin-migreringskompatibiliteten skal du bruge pin-migrering View vindue i Intel Quartus Prime-softwaren Pin Planner.
Logiske elementer og logiske arrayblokke
LAB'en består af 16 logiske elementer (LE) og en LAB-dækkende kontrolblok. En LE er den mindste logiske enhed i Intel Cyclone 10 LP enhedsarkitekturen. Hver LE har fire inputs, en fire-input opslagstabel (LUT), et register og outputlogik. Fire-input LUT er en funktionsgenerator, der kan implementere enhver funktion med fire variabler.
Intel Cyclone 10 LP Device Family LE'er
Indlejrede multiplikatorer
Hver indlejret multiplikatorblok i Intel Cyclone 10 LP-enheder understøtter en individuel 18 × 18-bit multiplikator eller to individuelle 9 × 9-bit multiplikatorer. Du kan kaskade multiplikatorblokkene for at danne bredere eller dybere logiske strukturer.
Du kan styre driften af de indlejrede multiplikatorblokke ved at bruge følgende muligheder:
- Parametrér de relevante IP-kerner med Intel Quartus Prime-parametereditoren
- Udled multiplikatorerne direkte med VHDL eller Verilog HDL
Intel og partnere tilbyder populære DSP IP'er til Intel Cyclone 10 LP-enheder, herunder:
- Endelig impulsrespons (FIR)
- Fast Fourier transformation (FFT)
- Numerisk styret oscillator (NCO) funktioner
For et strømlinet DSP-designflow integrerer DSP Builder-værktøjet Intel Quartus Prime-softwaren med MathWorks Simulink og MATLAB designmiljøer.
Indlejrede hukommelsesblokke
Den indlejrede hukommelsesstruktur består af M9K-hukommelsesblokkolonner. Hver M9K-hukommelsesblok på en Intel Cyclone 10 LP-enhed giver 9 Kb on-chip-hukommelse. Du kan kaskade hukommelsesblokkene til at danne bredere eller dybere logiske strukturer. Du kan konfigurere M9K-hukommelsesblokkene som RAM, FIFO-buffere eller ROM.
Tabel 4. M9K-driftstilstande og portbredder
| Driftstilstande | Portbredder |
| Enkelt port | ×1, ×2, ×4, ×8, ×9, ×16, ×18, ×32 og ×36 |
| Simpel dobbelt port | ×1, ×2, ×4, ×8, ×9, ×16, ×18, ×32 og ×36 |
| Ægte dual port | ×1, ×2, ×4, ×8, ×9, ×16 og ×18 |
Ur og PLL
Intel Cyclone 10 LP-enheder har globale urnetværk (GCLK), dedikerede urben og PLL'er til generelle formål.
- Op til 20 GCLK-netværk, der kører gennem hele enheden
- Op til 15 dedikerede urben
- Op til fire generelle PLL'er med fem udgange pr. PLL
PLL'erne giver robust clock management og syntese til Intel Cyclone 10 LP-enheden. Du kan dynamisk omkonfigurere PLL'erne i brugertilstand for at ændre urfasen eller frekvensen.
FPGA generel I/O
Intel Cyclone 10 LP-enheder tilbyder meget konfigurerbare GPIO'er med disse funktioner:
- Understøttelse af over 20 populære single-ended og differentielle I/O-standarder.
- Programmerbart bushold, pull-up modstande, forsinkelse og drevstyrke.
- Programmerbar slew rate kontrol for at optimere signalintegriteten.
- Kalibreret on-chip serieterminering (RS OCT) eller driverimpedanstilpasning (RS) til single-endd I/O-standarder.
- Ægte og emulerede LVDS-buffere med LVDS SERDES implementeret ved hjælp af logiske elementer i enhedskernen.
- Understøttelse af varmestik.
Konfiguration
Intel Cyclone 10 LP-enheder bruger SRAM-celler til at gemme konfigurationsdata. Konfigurationsdata downloades til Intel Cyclone 10 LP-enheden, hver gang enheden tændes.
Du kan bruge EPCS eller EPCQ (AS x1) flash-konfigurationsenheder til at gemme konfigurationsdata og konfigurere Intel Cyclone 10 LP FPGA'erne.
- Intel Cyclone 10 LP-enheder understøtter 1.5 V, 1.8 V, 2.5 V, 3.0 V og 3.3 V programmeringsvolumentages og flere konfigurationsskemaer.
- Single-event upset (SEU) afbødningsfunktionen registrerer cyklisk redundanstjek (CRC) fejl automatisk under konfiguration og valgfrit under brugertilstand(1).
Tabel 5. Konfigurationsskemaer og funktioner understøttet af Intel Cyclone 10 LP-enheder
| Konfigurationsskema | Konfigurationsmetode | Dekompression | Fjernsystemopgradering |
| Aktiv serie (AS) | Seriel konfigurationsenhed | Ja | Ja |
| Passiv seriel (PS) | Ekstern vært med flash-hukommelse | Ja | Ja |
| Download kabel | Ja | — | |
| Hurtig passiv parallel (FPP) | Ekstern vært med flash-hukommelse | — | Ja |
| JTAG | Ekstern vært med flash-hukommelse | — | — |
| Download kabel | — | — |
Relaterede oplysninger Konfigurationsenheder
Giver flere oplysninger om EPCS- og EPCQ-konfigurationsenhederne.
- Brugertilstandsfejldetektering er ikke understøttet på 1.0 V kerne voltage Intel Cyclone 10 LP enhedsvarianter.
Strømstyring
Intel Cyclone 10 LP-enheder er bygget på optimeret laveffektproces:
- Fås i to kerner voltage muligheder: 1.2 V og 1.0 V
- Kompatibel med varmestik uden behov for eksterne komponenter eller specielle designkrav
Dokumentrevisionshistorik for Intel Cyclone 10 LP-enhed er overståetview
| Dokumentversion | Ændringer |
| 2022.05.27 | Fjernede forekomster af Enpirion fra Strømstyring afsnit. |
| 2020.05.21 | I pakkeplanstabellen, tilføjet beskrivelse og relaterede informationslinks, der forklarer, hvordan GPIO- og LVDS-benene tælles. |
| 2019.12.30 | Tilføjet relateret informationslink til Udvidet temperaturenhedsunderstøttelse side, der giver en liste over enheder, der understøtter det udvidede temperaturområde, deres driftshastighedsgrad og relaterede Intel Quartus Prime-indstillinger til timinganalyse. |
| Dato | Version | Ændringer |
| maj 2017 | 2017.05.08 | Første udgivelse. |
Intel® Cyclone® 10 LP-enhed overview
Dokumenter/ressourcer
 |
intel Cyclone 10 LP FPGA-enhed [pdfBrugervejledning C10LP51001, Cyclone 10 LP FPGA-enhed, Cyclone 10 LP, FPGA-enhed |
