intel AN 837 Design Guidelines for HDMI FPGA IP

Designretningslinjer for HDMI Intel® FPGA IP

Designretningslinjerne hjælper dig med at implementere High-Definition Multimedia Interface (HDMI) Intel FPGA IP'er ved hjælp af FPGA-enheder. Disse retningslinjer letter kortdesign til HDMI Intel® FPGA IP-videogrænseflader.

Relateret information

• HDMI Intel FPGA IP Brugervejledning
• AN 745: Designretningslinjer for Intel FPGA DisplayPort Interface

HDMI Intel FPGA IP-designretningslinjer

HDMI Intel FPGA-grænsefladen har Transition Minimized Differential Signaling (TMDS) data og clock-kanaler. Interfacet har også en Video Electronics Standards Association (VESA) Display Data Channel (DDC). TMDS-kanalerne bærer video-, lyd- og hjælpedata. DDC er baseret på I2C-protokollen. HDMI Intel FPGA IP-kernen bruger DDC til at læse Extended Display Identification Data (EDID) og udveksle konfigurations- og statusoplysninger mellem en HDMI-kilde og vask.

HDMI Intel FPGA IP Board Design Tips

Når du designer dit HDMI Intel FPGA IP-system, skal du overveje følgende tip til borddesign.

• Brug ikke mere end to vias pr. spor og undgå via stubs
• Match differentialparrets impedans med impedansen af ​​stikket og kabelsamlingen (100 ohm ±10 %)
• Minimer skævhed mellem par og intra-par for at opfylde kravet til TMDS-signalskævhed
• Undgå at dirigere et differentialpar over et mellemrum i det nedenstående plan
• Brug standard højhastigheds PCB-designpraksis
• Brug niveauskiftere til at opfylde elektrisk overensstemmelse på både TX og RX
• Brug robuste kabler, såsom Cat2-kabel til HDMI 2.0

Skematiske diagrammer

Bitecs skematiske diagrammer i de medfølgende links illustrerer topologien for Intel FPGA-udviklingskortene. Brug af HDMI 2.0 linktopologi kræver, at du opfylder 3.3 V elektrisk overensstemmelse. For at opfylde 3.3 V-overensstemmelsen på Intel FPGA-enheder skal du bruge en niveauskifter. Brug en DC-koblet redriver eller retimer som niveauskifter for senderen og modtageren.

De eksterne leverandørenheder er TMDS181 og TDP158RSBT, der begge kører på DC-koblede links. Du har brug for en ordentlig pull-up på CEC-linjerne for at sikre funktionalitet, når du arbejder sammen med andre forbruger-fjernbetjeningsenheder. Bitecs skematiske diagrammer er CTS-certificerede. Certificering er dog specifik på produktniveau. Platformdesignere rådes til at certificere det endelige produkt for korrekt funktionalitet.

Relateret information

• Skematisk diagram for HSMC HDMI Daughter Card Revision 8
• Skematisk diagram for FMC HDMI Daughter Card Revision 11
• Skematisk diagram for FMC HDMI Daughter Card Revision 6

Hot-Plug Detect (HPD)

HPD-signalet afhænger af det indgående +5V Power-signal, f.eksample, kan HPD-stiften kun hævdes, når +5V Power-signalet fra kilden detekteres. For at interface med en FPGA skal du oversætte 5V HPD-signalet til FPGA I/O vol.tage niveau (VCCIO), ved hjælp af en voltage niveauoversætter såsom TI TXB0102, som ikke har pull-up modstande integreret. En HDMI-kilde skal trække HPD-signalet ned, så det pålideligt kan skelne mellem et flydende HPD-signal og et højt volumtage niveau HPD-signal. En HDMI-vask +5V Power-signal skal oversættes til FPGA I/O voltage niveau (VCCIO). Signalet skal trækkes svagt ned med en modstand (10K) for at differentiere et flydende +5V Power-signal, når det ikke drives af en HDMI-kilde. En HDMI-kilde +5V Power-signal har overstrømsbeskyttelse på ikke mere end 0.5A.

HDMI Intel FPGA IP Display Data Channel (DDC)

HDMI Intel FPGA IP DDC er baseret på I2C-signalerne (SCL og SDA) og kræver pull-up-modstande. For at interface med en Intel FPGA skal du oversætte 5V SCL og SDA signalniveauet til FPGA I/O vol.tage niveau (VCCIO) ved hjælp af en voltage niveauoversætter, såsom TI TXS0102, som bruges i Bitec HDMI 2.0-datterkortet. TI TXS0102 voltagNiveauoversætterenheden integrerer interne pull-up-modstande, så der ikke er behov for indbyggede pull-up-modstande.

Dokumentrevisionshistorik for AN 837: Designretningslinjer for HDMI Intel FPGA IP

Dokumentversion	Ændringer
2019.01.28	Omdøbt HDMI IP-navnet i henhold til Intel-rebranding. Tilføjet Skematiske diagrammer afsnit, der beskriver Bitecs skematiske diagrammer, der bruges med Intel FPGA-kort. Tilføjet et link til det skematiske diagram for Bitec FMC HDMI-datterkort revision 11. Tilføjet flere designtips i HDMI Intel FPGA IP Board Design Tips afsnit.

 

Dato	Version	Ændringer
januar 2018	2018.01.22	Første udgivelse. Bemærk: Dette dokument indeholder HDMI Intel FPGA-designretningslinjer, der blev fjernet fra AN 745: Design Guidelines for DisplayPort og HDMI Interfaces og omdøbt AN 745: Design Guidelines for Intel FPGA DisplayPort Interface.

Intel Corporation. Alle rettigheder forbeholdes. Intel, Intel-logoet og andre Intel-mærker er varemærker tilhørende Intel Corporation eller dets datterselskaber. Intel garanterer ydeevnen af ​​sine FPGA- og halvlederprodukter i henhold til de aktuelle specifikationer i overensstemmelse med Intels standardgaranti, men forbeholder sig retten til at foretage ændringer af produkter og tjenester til enhver tid uden varsel. Intel påtager sig intet ansvar eller erstatningsansvar, der opstår som følge af applikationen eller brugen af ​​nogen information, produkt eller service, der er beskrevet heri, undtagen som udtrykkeligt skriftligt aftalt af Intel. Intel-kunder rådes til at indhente den seneste version af enhedsspecifikationerne, før de stoler på nogen offentliggjort information, og før de afgiver ordrer på produkter eller tjenester.

Andre navne og mærker kan hævdes som andres ejendom.

ID: 683677
Version: 2019-01-28

Dokumenter/ressourcer

intel AN 837 Design Guidelines for HDMI FPGA IP [pdfBrugervejledning AN 837 Design Guidelines for HDMI FPGA IP, AN 837, Design Guidelines for HDMI FPGA IP, Retningslinjer for HDMI FPGA IP, HDMI FPGA IP

Referencer

• Brugermanual